Blackfin oilasidagi ikki yadroli protsessorlar. Analog Devices va Intel
kompaniyalari MSA (Micro Signal Architecture) arxitekturasini ishlab chiqishdi va
shu arxitekturaga asosan Blackfin toifasiga mansub protsessorlar yaratishdi [35].
Ushbu arxitektura uzida hisoblash qurilmalarining ikki toifadagi ustunlikka ega
bo‘lib, ularga signal protsessorlar va mikrokontrollerlarni uzida mujassam etgan.
2005 yilga kelib bu oilaga mansub yangi ADSP BF561 ikki yadroli protsessorlari
bilan mukammalashdi. ADSP BF561 bu ikki yadroli simmetrik protsessor bo‘lib
yadrolari qayta ishlashda bir xildir (11.8-rasm). Har bir yadro o‘z ichiga:
− hisoblash bloki;
− registrli faylga;
− manzillarni shakllantiruvchi blokga;
− boshqaruv blokiga ega.
Xisoblash blokinig asosini ikki (MAC) ko‘paytirgich – to‘plagichi tashkil
etgan bo‘lib, ularning har biri 16-darajali ko‘paytirgichga va 40-darajali
akkumulyatorga ega. 16 -lik va 32-razryadli ma’lumotlarga standart arifmetik
mantiqiy amallarda ikkita 40-darajali chiquvchi buferli ACC0 va ACC1 arifmetik-
mantiqiy qurilmalar amalga oshiradi. 40-darajali siljitish qurilmasi mantiqiy,
arifmetik va sikllangan siljitish amallarini amalga oshirib, eksponentani chiqarib
olish va normallashtirib, aloxida kiruvchi bit yoki bitlar to‘plami operandalari bilan
manipulyatsiya qilish imkoniyatiga ega. Bundan tashkari hisoblash blokining ichida
turtta 8-darajali arifmetik mantiqiy video qurilmasi mavjud bo‘lib, 8-darajali
videotasmalarni qayta ishlash imkoniyatiga ega.
Hisoblash bloklarining ishlashida ma’lumotlarni manbasi va qabul qiluvchisi
registrli ma’lumot fayli hisoblanadi. Registrli ma’lumot fayli uzida sakkizta
universal 32-darajali (R0-R7) registrga ega bo‘lib, ularning har biri amal toifasiga
qarab 32 - darajali bir so‘z yoki 16-darajali ikki so‘z sifatida qabul qilishi mumkin.
Yana bir registr fayli, manzillarni shakllantiruvchi blokga kiradi. U umumiy
181
tayinlangan oltita registr kursatkichiga(P0-P5) , maxsus stek kursatkichini saqlovchi
(SP) va stek kadri (FP) ga ega.
11.8-rasm. Blackfin protsеssorining arxitеkturasi
Manzillarni shakllantirshda bevosita ikki ma’lumot manzil generatori (DAG0
va DAG1) amalga oshiradi.
Siklik DAG buferlashda 4 ta 32 darajali (I) indeksga, (M) modifikatsiyaga,
(L) uzunlikga va (B) baza registrlariga ega. Protsessor yadrosida buyruqlar
bajarilishi xolatini boshqaruv bloki amalga oshiradi. Avtomatlashgan dastur orqali
bajariladigan buyruqlar manzillarini shakllantiradi va adreslarning chiziqli tartibi
buzilishi: shartli va shartsiz sikllar, dasturlar, uzilish va cheklanishlar xolatlarni
qayta ishlashni amalga oshiradi.
Dasturli avtomatdan yaratilgan manzil 10 – pog‘onali buyruqlar konveyriga
keladi va u to‘g‘ri keluvchi buyruqni va deshifrlashni amalga oshiradi.
182
Siklning bajarishda effektivligini oshirishda, boshqaruv blokining tarkibiga
sikllar buferini kiritib, ular buyruqlar siklga kesh vazifasini utaydi.
ADSP-BF561 protsessorida iyerarxik uchpog‘onali xotira modeli qo‘llaniladi
(11.9-rasm).
11.9-rasm. ADSP-BF561 protsessori arxitekturasi
Protsessorda maxsus kiritish/chiqarish muhiti mavjud emas, barcha resurslar
32-razryadli manzilli muhitda tasvirlangan. Birinchi bosqichdagi xotira yadroning
takt chastotasi bilan ishlaydi lekin kichik hajmga ega. Har bir yadro o‘ziga
muljallangan 100 kbayt hajmdagi xotiraga ega. Xotiraning bu qismi qo‘yilagi
strukturaga ega: 32 kbayt buyruq xotirasi, ulardan 16 kbayt kesh buyrugi sifatida
konfiguratsiya qilinishi mumkin. 64 kbayt ma’lumot xotirasi, ulardan 32 kbayt kesh
ma’lumoti sifatida konfiguratsiyalanishi mumkin.
Kristallarda ikkinchi pogonadagi 128 kbayt xajmli uncha tezrok ishlaydigan
xotira birlashgan. Bu xotirada buyruqlar kabi ma’lumotlar ham saqlash imkoniyati
mavjud bo‘lib, ular har ikkala yadroga ruxsat etganligi uchun kesh xotira sifatida
183
konsiguratsiya qilish mumkin emas. Ikki toifadagi xotiralararo almashinishni
optimallashtirish uchun protsessor arxitekturasida maxsus kontroller ajratilgan.
Blackfin protsessori iyerarxik modelining uchinchi pog‘onasida tashqi xotira
egallaydi. Tashqi xotira muhitida turttagacha 16 dan 512 Mbayt bank xotirasiga va
turtta har biri 64 Mbayt assinxron flesh-xotiraga ega bo‘lishi mumkin.
ADSP-BF561 protsessorining tashqi shinasining razryadi 32 bitni tashkil
qiladi. Blackfin oilasiga mansub boshqa protsessorlar kabi ADSP-BF561 protsessori
ham birlashtirilgan ko‘p imkoniyatli periferik bog‘lamalariga ega. Kristallga
ikkinchi yadroning qushilishi umumiy foydalanishda oldingi bir yadroli modellarga
nisbatan kirish/chiqish chiziqlarini GPIO 16 dan 48 gacha oshdi.
Qo‘shimcha tekshiruvchi taymeri, yadroning qo‘shimcha taymeri va umumiy
foydalanuvchi tuqqizta qo‘shimcha belgilangan taymerlar kqshildi. Ammo eng qizik
xossasi shuki, ADSP BF 561ni videotasvirlarga ishlov berishda 16-darajali parallel
PPI porti borligidir. Parallel portlar qo‘shimcha mantiqiy qo‘shimchalarsiz
protsessorga ko‘p standartdagi analog raqamli o‘zgartirgich (ARO‘), raqamli analog
o‘zgartirgich (RAO‘), videokoderlar, dekoderlar, kristallarda ikki PPI portlari
raqamli videosignallarni kiritish, «joyida» qayta ishlash, tashqi qurilmalarni
multipleksrlamasdan chiqarish va tashish imkonini beradi. Ikki parallel protlardan
tashkari ADSP BF561 bir nechta ketma-ket standart SPI, SPORT va UART
interfeysga ega.
ADSP BF561 protsessorning yana bir imkoniyatlaridan biri bu ichki
kuchlanishni boshqaruvchi funksional blokidir. Uning imkoniyati yadroning manba
kuchlanishini dinamik o‘zgartirish, takt chastotasini o‘zgartirish, biriktirilgan
pereferik qurilmalari, protsessorga tushadigan (nagruzkaga) hisoblash toifasiga
qarab ishlatiladigan quvvatni o‘zgartirish imkoniyatini beradi. Blackfin
protsessorining bunday xususiyati batareykada ishlaydigan protativ tizimlari uchun
o‘rin almashtirmaydigan xossasidir.
Protsessorning buyruqlar yig‘indisi 16 va 32-darajali buyruqlardan tashkil
topgan bo‘lib, ko‘p bajariladigan buyruqlar (registrlarni yuklovchi/saqlovchi) 16-
bitlar bilan kodlanadi, arifmetik buyruqlar, bitlar bilan manipulyatsiya qilish
184
buyruqlari 32-bitlar bilan kodlanadi. ADSP BF561 arxitekturasi 16 va 32 darajali
ixtiyoriy buyruqlarni xotiraga joylashtirish imkoniga ega. Ichki shinaning
tarmoqlangan tizimi va ko‘p sonli hisoblash bloklar har protsessorning yadrolarini
bir siklda bir nechta buyruqlarni bajarish imkonini berib, shu asosda kodning zichligi
oshadi.
Buyruqlar
to‘plamining
bunday
xossalari
ko‘p
qamrovli
mikrokontrollerlarga mos xususiyatlarida C\C++ tillarida yozilgan kodni
kompilyatsiya qilishda yuqori unumlilikni ta’minlashi dasturlarni yaratishda
qulaylik tug‘diradi.
Yuqorida
keltirilgan
ADSP
BF561
protsessor
arxitekturasining
imkoniyatilaridan kelib chiqqan xolda ishlab chiqaruvchiga bitta qimmat bo‘lmagan
protsessor imkoniyatlaridan foydalanib intensiv signallarni qayta ishlovchi
murakkab tizimlarni yaratish imkonini beradi. Ammo ma’lum bir masalani
yechishda protsessor imkoniyatlaridan yuqori unumlilikka erishish uchun yaratish
qismida tizimga to‘g‘ri keladigan dasturiy ta’minot modelini tashkil qilish kerak.
|
