Tiger SHARC oilasidagi signal protsessorlar. ADSP-TS001 protsessor
oilaning eng taniqli modeli bo‘lib hisoblanadi (11.7-rasm).
178
11.7-rasm. ADSP - TS001 signal protsеssorining qisqartirilgan sxеmasi.
Bu supeskalyar arxitekturaga ega bo‘lgan, RISC-protsessorlar (buyruqning
qo‘zg‘almas struktura, konveyerli ishlanishi, o‘tishlarni oldindan aytib berish) va
VLIW-arxitekturasining
(kompilyatsii
bosqichida
buyruq
darajalarining
parallelizmini aniqlash, funksional bloklarni yuklash dasturida mustaqil topshiriq
berish imkoniyati) imkoniyatlari birlashgan birinchi protsessordir.
ADSP-TS001 150 MGs taktli chastotaga, lekin qo‘zg‘almas va suruluvchi
vergul bilan ishlashda oila protsessorlari o‘rtasida eng ko‘p unumdorlikka ega,
8,16,32-razryadli ma’lumotlarga bir xil tezlikda ishlov berishi mumkin.
Ko‘p protsessorli tizimga birlashtirishda 8 tagcha ADSP-TS001 protsessorlari
birlashishi mumkin. 2 ta hisoblash bloki, ichki xotira, adresnoy arifmetikasining 2
AMQ (AMQ «J» va AMQ «K»), buyruqlar ketma-ketligini tuzish bloki
(секвенсор), tashqi portlar, XBF kanallari, periferiya.
SP
funksional
qurilmalarining
dastur
kompilyatsiyasi
bosqichida
rejalashtirilayotgan samarali yuklash bir taktda 16-razryadli ma’lumolar uchun
Sekvensor
128 Krishli
VТV
"J " АМQ
"K" АМQ
0-31registrlar
0-31registrlar
128
128
128
128
128
128
Tashqi
port
Tashqi
qurilma
М1
2Мbit
М2
2 Мbit
М0
2 Мbit
Ichki xotira
АМQ
АМQ
Ko’paytirish
qurilmasi
Ko’paytirish
qurilmasi
Surish
qurilmasi (64r)
Surish
qurilmasi (64r)
0-31registrlar
0-31registrlar
Х hisoblash bloki
Y hisoblash bloki
ХТТМ
179
to‘plash bilan 2 ta ko‘paytirish amalini, 16-razryadli kompleks sonlar to‘plash bilan
2 ta ko‘paytirish amalini yoki 80-razryadli sonlar bilan 32-razryadli ma’lumotlarni
to‘plash 2 ta amalni bajarish imkonini beradi.
AMQ «J» va AMQ «K» adreslarni hisoblash yoki ma’lumotlar ustidla to‘liq
sonli amallarni bajarish uchun mo‘ljallangan. Ular 32-razryadli registr fayliga ega,
siklik buferlar va bit-revers adresatsiyani ta’minlaydi.
Sekvensor oldindan belgilangan shartlar natijalari bo‘yicha buyruqlarni
bajarish tartibini ta’minlaydi. Bundan tashqari bitta buyruqning
o‘zi
ma’lumotlarning turli qiymatlaridan foydalangan holda ikkita blok tomonidan bir
vaqtda bajarilishi mumkin (SIMD-ishlov berish). Sekvensor tarkibida o‘tish
aderslarining buferi (BTB- Branch Target Bufer) va o‘tishlarni oldindan aytib berish
bog‘lama ishlatiladi.
SP ichki va tashqi xotirasi yagona adres maydoni ko‘rinishida tashkil etilgan.
Ichki xotira har biri 2 Mbit dan (M0, M1, M2), bo‘lgan uchta 128-razryadli blokga
bo‘lingan. Bu xotiraga murojaat qilganda regisrli faylda normal, uzun va to‘rt marta
kattalashgan so‘zlarni o‘qish, shuningdek har bir siklda 4 tagacha 32-razryadli
buyruqlarni tanlash imkonini beradi.
So‘z uzunligi 8, 16 va 32 razryaddan iborat ma’lumotlar xotiraga ketma-ket
joylangan holda yozilishi mumkin.
Uchta 128-razryadli shinalar ichki bloklar va tashqi qurilmalari o‘rtasida
tezkor kanalni hosil qiladi. Tashqi shinaning 64-razryadli interfeysi 8 ta protsessorga
ega multiprotsessor tizimlar qurish imkonini beradi.
ADSP TS101/201/202/203 signal protsessorlar - eng kuchli protsessordir, ular
faqatgina yuqori unumdorlikka (bir sekundda to‘plash bilan 480 mln. gacha
ko‘paytirish amallari) emas balki samarali multiprotsessor tizimlar qurish uchun
mo‘ljallangan ichiga o‘rnatilgan kuchli qurilmalarga ega. Ushbu seriyadagi signal
protsessorlarni qo‘llashning asosiy sohalari quyidagilardir: signallarga vaqtning real
masshtabida ko‘p kanalli raqamli ishlov berish kerak bo‘lgan mobil aloqa tarmoqlari
uchun ko‘p kanalli tayanch stansiyalar, Internet-telefoniya shlyuzlari, uch o‘lchamli
180
grafik tasvirlarga ishlov berish va siqish tizimlari, radarlar, ko‘p kanalli raqami
abonent liniyalari, sanoatga va harbiy qismlarga mo‘ljallangan qurilmalar.
|
