Dezimal – 7 – Segment - Umsetzer
Dezimalziffern werden durch 7 – Segment – Anzeigeeinheiten dargestellt.
a
A0 a
f b b
c
g Codeumsetzer d
e
e c f
A9 g
d
7 – Segment – Anzeigeeinheiten sind mit LED – Segmenten oder Flüssigkristall – Segmenten aufgebaut. Zu ihrer Ansteuerung wird der 7 – Segment – Code benötigt.
-
Dezimal-
ziffer
|
7 – Segment – Code
a b c d e f g
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
2
|
1
|
1
|
0
|
1
|
1
|
0
|
1
|
3
|
1
|
1
|
1
|
1
|
0
|
0
|
1
|
4
|
0
|
1
|
1
|
0
|
0
|
1
|
1
|
5
|
1
|
0
|
1
|
1
|
0
|
1
|
1
|
6
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
7
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
8
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
9
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
Logikplan
BCD – 7 – Segment - Codeumsetzer
Der BCD – Code wird in großem Umfang angewendet. Entsprechen häufig sollen BCD – codierte Daten über 7 – Segment – Anzeigeeinheiten ausgegeben werden. Code – Umsetzer, die den BCD – Code in 7 – Segment – Code umsetzen, haben daher eine besonders große Bedeutung.
BCD - 7 – Segment – Codeumsetzer setzen den BCD – Code in den 7 – Segment – Code um.
Er kann mit zwei bisher besprochenen Codewandlern aufgebaut werden. Man schaltet einen BCD – Dezimal – Codeumsetzer mit einem Dezimal – 7 – Codeumsetzer zusammen.
Die entsprechenden TTL - Schaltkreise sind FLH551-7448.
Rechenschaltungen
Halbaddierer
Die einfachste Rechenschaltung ist der Halbaddierer, er kann zwei Dualziffern addieren.
Rechenregeln: 0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10
Wahrheitstabelle:
Fall
|
B
|
A
|
Ü
|
Z
|
1
|
0
|
0
|
0
|
0
A B
|
2
|
0
|
1
|
0
|
1
A B
|
3
|
1
|
0
|
0
|
1
|
4
|
1
|
1
|
1
|
0
|
A B
G
(A B)
(A B)
leichungen:
Z =
Ü = A B
Logikplan:
A B
A
A B
Z
A B
B
Ü
Symbol:
B A
Ü Z
Volladdierer
Zum Aufbau von Rechenwerken werden Schaltungen benötigt, die drei Dualziffern addieren können. Bei der Addition von zwei Dualzahlen müssen die Überträge mit addiert werden.
Überträge
Rechenregeln: 1 1 1 1
1 0 1 1
+ 0 1 1 1
1 0 0 1 0
Die Wahrheitstabelle ergibt sich aus den Rechneregeln für die Addition.
Wahrheitstabelle:
Fall
|
C
|
B
|
A
|
Ü
|
Z
|
1
|
0
|
0
|
0
|
0
|
0
|
2
|
0
|
0
|
1
|
0
|
1
|
3
|
0
|
1
|
0
|
0
|
1
|
4
|
0
|
1
|
1
|
1
|
0
|
5
|
1
|
0
|
0
|
0
|
1
|
6
|
1
|
0
|
1
|
1
|
0
|
7
|
1
|
1
|
0
|
1
|
0
|
8
|
1
|
1
|
1
|
1
|
1
|
Gleichungen:
Z =
Ü =
Mit den Gleichungen kann der Logikplan gezeichnet werden.
Logikplan:
A B C
A B C A B C
A B C
Z
A B C
A B C
A B
Ü
B C
A C
Symbol:
Ein 1 Bit –Volladdierer ist der schaltkreis FLH 451 – 74H183
Beispiel eines 4 – Bit – Parallel - Volladdierers
Aufgaben
5. Bauen Sie die Zwei – aus – Drei – Schaltung mit NAND – Gattern auf!
Z = (A B) (B C) (A C)
(Siehe Script S. 2)
6. Entwickeln Sie eine Drei -, aus Fünf – Schaltung!
-
Schaltbelegungstabelle
-
Zustandsgleichung
-
Logikplan mit NAND – Gattern
7. Formen Sie den Logikplan des Halbaddierers so um, dass er mit NAND – Gliedern aufgebaut wird.
| 