|
Keadaan-keadaan alamat, penambahan, dan memori disebut siklus pengambilan/ penjemputan (Fetch cycle) dari SAP-1. Selama keadaan alamat, EP dan M aktif ini berarti pencacah program mengaktifkan MAR melalui bus W. Dalam gambar 10-2b, tepi positif sinyal detak muncul pada pertengahan keadaan alamat; peristiwa ini digunakan untuk mengisi MAR dengan isi PC.
CP adalah satu-satunya bit kendali yang aktif selama keadaan penambahan. Pencacah program diaktifkan guna mencacah tepi positif pulsa detak. Dipertengahan keadaan penambahan, tepi positif sinyal detak diterima pencacah program dan ini meningkatkan cacahan dengan 1 angka .
Dalam keadaan memori, bit-bit dan 1 yang aktif. Dengan ini, kata RAM dengan alamat yang ditentukan mengaktifkan register instruksi bus W. Pada pertengahan keadaan memori, sebuah tepi positif sinyal detak akan mengisi register instruksi dengan kata RAM tadi.
10-5 SIKLUS EKSEKUSI (PELAKSANAAN)
Tiga keadaan berikutnya (T4, T5, dan T6) merupakan siklus eksekusi dari SAP-1. Transfer-transfer register yang terjadi selama siklus eksekusi bergantung pada macam instruksi yang sedang dieksekusi. Misalny, LDA 9H memerlukan operasi transfer register yang berbeda daripada ADD BH. Apa yang diuraikan berikut ini adalah rutin kendali (control routine), artinya rangkaian langkah kendali bagi instruksi-instruksi SAP-1 yang berbeda.
|
