3.2 CMOS Layout dizayn qoidalari
2-bobda muhokama qilinganidek, har bir niqobni joylashtirish dizayni texnologiya va
ishlab chiqarish jarayoni tomonidan niqob qatlamlariga qo'yiladigan geometrik cheklovlarni
belgilaydigan tartibni loyihalash qoidalariga muvofiq bo'lishi kerak. Tayyor mahsulot uchun
ma'lum rentabellikni, ya'ni ishlab chiqarish partiyasidan qabul qilinadigan chiplarning
ma'lum bir nisbatini kafolatlash uchun sxema dizayneri ushbu qoidalarga amal qilishi
kerak. Ba'zi dizayn qoidalarini buzadigan dizayn hali ham funktsional chipga olib kelishi
mumkin, ammo jarayonning tasodifiy o'zgarishi tufayli rentabellik past bo'lishi kutilmoqda.
Quyidagi dizayn qoidalari o'lchovli lambda qoidalari nuqtai nazaridan berilgan. E'tibor
bering, masshtabli dizayn qoidalari kontseptsiyasi texnologiyadan mustaqil niqob tartibini
aniqlash va asosiy cheklovlarni eslab qolish uchun juda qulay bo'lsa-da, qoidalarning
aksariyati chiziqli o'lchovga ega emas, ayniqsa sub-mikron texnologiyalari uchun. Bu fakt
o'ng ustunda tasvirlangan, bu erda vakillik qoidalari to'plami haqiqiy mikron o'lchamlarida
berilgan. Lambdaga asoslangan qoidalar bilan oddiy taqqoslash sezilarli farqlar mavjudligini
ko'rsatadi. Shuning uchun, lambda-ga asoslangan dizayn qoidalari sub-mikron CMOS
texnologiyalari uchun foydali emas.
3.2-rasm: CMOS maketini loyihalash qoidalarining illyustratsiyasi.
3.3 CMOS Inverter Layout Design
Quyida CMOS inverterining niqob sxemasi dizayni bosqichma-bosqich ko'rib chiqiladi. O'chirish bitta nMOS
va bitta pMOS tranzistoridan iborat, shuning uchun tartib topologiyasi nisbatan sodda deb taxmin qilish
mumkin. Shunga qaramay, biz ushbu juda oddiy sxema uchun ham juda ko'p turli xil dizayn imkoniyatlari
mavjudligini ko'ramiz.
Birinchidan, biz dizayn qoidalariga muvofiq individual tranzistorlarni yaratishimiz kerak. Faraz qilaylik, biz
inverterni minimal o'lchamdagi tranzistorlar bilan loyihalashga harakat qilamiz. Keyin faol maydonning kengligi
minimal diffuziya kontaktining o'lchami (manba va drenaj ulanishlari uchun zarur) va diffuziya kontaktidan faol
maydonning har ikkala chetiga minimal ajratish bilan aniqlanadi. Faol maydon ustidagi polisilikon chizig'ining
kengligi (bu tranzistorning eshigi) odatda minimal poli kengligi sifatida qabul qilinadi (3.3-rasm). Keyin, faol
maydonning umumiy uzunligi oddiygina quyidagi yig'indi bilan aniqlanadi: (minimal poli kengligi) + 2 x
(minimal poli-kontakt oralig'i) + 2 x (kontaktdan faol maydon chetiga qadar minimal masofa). pMOS tranzistori
n-quduqli hududga joylashtirilishi kerak, va n-quduqning minimal o'lchami pMOS faol maydoni va minimal n-
quduqning n+ ustidagi bir-biriga mos kelishi bilan belgilanadi. nMOS va pMOS tranzistorlari orasidagi masofa
n+ faol maydon va n-quduq orasidagi minimal ajralish bilan aniqlanadi (3.4-rasm). nMOS va pMOS
tranzistorlarining polisilikon eshiklari odatda hizalanadi. Niqobni joylashtirishning yakuniy bosqichi metalldagi
mahalliy o'zaro bog'lanishlar, chiqish tugunlari va VDD va GND kontaktlari uchun (3.5-rasm). E'tibor bering,
to'g'ri
yo'naltirilgan bo'lish uchun n-quduq hududida VDD kontakti ham bo'lishi kerak. Niqobni
joylashtirishning yakuniy bosqichi metalldagi mahalliy o'zaro bog'lanishlar, chiqish tugunlari va VDD va GND
kontaktlari uchun (3.5-rasm). E'tibor bering, to'g'ri yo'naltirilgan bo'lish uchun n-quduq hududida VDD kontakti
ham bo'lishi kerak. Niqobni joylashtirishning yakuniy bosqichi metalldagi mahalliy o'zaro bog'lanishlar, chiqish
tugunlari va VDD va GND kontaktlari uchun (3.5-rasm). E'tibor bering, to'g'ri yo'naltirilgan bo'lish uchun n-
quduq hududida VDD kontakti ham bo'lishi kerak.
|
