• Shakl-3.12
  • Shakl-3.13
  • Shakl-3.14
  • 2-bob • Kirish • cmos layout dizayn qoidalari • cmos inverter Layout Design




    Download 249,06 Kb.
    Pdf ko'rish
    bet5/5
    Sana18.11.2023
    Hajmi249,06 Kb.
    #100783
    1   2   3   4   5
    Bog'liq
    Махмудова М

    Shakl-3.11: Polisilikon eshik ustunlarini o'zboshimchalik bilan tartiblash bilan
    murakkab CMOS mantiqiy darvozasining stik diagrammasi sxemasi.

    Optimal darvoza tartibini topishning oddiy usuli Eyler-yo'l usulidir: shunchaki
    ochiladigan tarmoq grafigida Eyler yo'lini va ochiladigan tarmoq grafigida Eyler yo'lini
    kirish belgilarining bir xil tartibida toping, ya'ni toping. ikkala grafik uchun ham
    umumiy Eyler yo'li. Eyler yo'li grafikning har bir chetini (tarmog'ini) bir marta kesib
    o'tuvchi uzluksiz yo'l sifatida aniqlanadi. 3.12-rasmda bizning misolimizdagi ikkala
    grafik uchun umumiy Eyler yo'lining qurilishi ko'rsatilgan.



    Shakl-3.12: Har ikkala grafikda ham pastga tortiladigan va tortiladigan to'r uchun umumiy
    Eyler yo'lini topish faol maydon uzilishlar sonini minimallashtiradigan darvoza tartibini
    ta'minlaydi. Ikkala holatda ham Eyler yo'li (x) da boshlanadi va (y) da tugaydi.

    Ikkala
    grafikda
    ham
    umumiy
    ketma-ketlik
    (EDABC)
    mavjudligi
    ko'rinib
    turibdi. Polisilikon eshik ustunlari ushbu ketma-ketlikka muvofiq tartibga solinishi mumkin,
    bu esa nMOS va pMOS tranzistorlari uchun uzluksiz faol hududlarga olib keladi. Yangi
    sxemaning tayoq diagrammasi 3.13-rasmda ko'rsatilgan. Bunday holda, ikkita qo'shni poli
    ustunlar
    orasidagi
    bo'linish
    faqat
    bitta
    metall-diffuziya
    kontaktiga
    ruxsat
    berishi
    kerak. Ushbu yangi tartibning afzalliklari ixchamroq (kichikroq) joylashish maydoni,
    signallarni oddiy yo'naltirish va mos ravishda kichikroq parazit sig'imdir.



    Shakl-3.13: Kompleks CMOS mantiqiy eshigining optimallashtirilgan tayoq diagrammasi
    tartibi. Har doim ham to'liq Eyler yo'lini pastga tushirish va tortib olish tarmog'ida qurish
    mumkin bo'lmasligi mumkin. Bunday holda, eng yaxshi strategiya ikkala grafikda ham
    imkon qadar uzun bo'lishi kerak bo'lgan kichik Eyler yo'llarini topishdir. Ushbu yondashuv
    bitta, uzluksiz faol maydonga joylashtirilishi mumkin bo'lgan tranzistorlar sonini maksimal
    darajada oshirishga harakat qiladi.

    Nihoyat,
    3.14-rasmda
    CMOS
    bir
    bitli
    to'liq
    qo'shimchasining
    sxemasi
    ko'rsatilgan. Sxemada uchta kirish va ikkita chiqish, yig'indi va olib chiqish mavjud. Ushbu
    sxemaning mos keladigan niqob sxemasi 3.15-rasmda keltirilgan. Barcha kirish va chiqish
    signallari vertikal polisilikon ustunlarga joylashtirilgan. E'tibor bering, yig'indisi va tashish
    sxemasi har birida bitta uzluksiz faol maydon yordamida amalga oshirilgan.



    Shakl-3.14: CMOS bir bitli to'liq qo'shimchaning sxemasi.
    Shakl-3.15: CMOS to'liq qo'shuvchi sxemasining niqob sxemasi.

    Download 249,06 Kb.
    1   2   3   4   5




    Download 249,06 Kb.
    Pdf ko'rish

    Bosh sahifa
    Aloqalar

        Bosh sahifa



    2-bob • Kirish • cmos layout dizayn qoidalari • cmos inverter Layout Design

    Download 249,06 Kb.
    Pdf ko'rish