|
Kompyuter injringi
|
| Sana | 18.11.2023 | | Hajmi | 331.57 Kb. | | #100779 |
Bog'liq Андакулов Ш elon ilova 2, Индустриал иловалар ОН саволлари, КT фанидан ОН саволлари AX-ATS TT, Сунъий интеллект ва нейрон тармоқлари ОН саволлари, Мамадиёрова Н, Махмудова М, Мадатов К, Йўлдошев Н, Алиев Кахрамон, 05 09 02 Geotexnika-Yo‘llar-yo‘llarni-raqamlashtirish-va-yo‘l-harakati-xavfsizligi.-Yo‘l-telematikasi-yo‘nalishlari-bo‘yicha, zararli dastur lab 2, 14082, 1-dars sonli usullar, Currencycom summary of contract ru
O`ZBEKISTON RESPUBLIKASI AXBOROT TEXNOLOGIYALARI
VA KOMMUNIKATSIYALARNI RIVOJLANTIRISH VAZIRLIGI
MUHAMMAD AL-XORAZMIY NOMIDAGI TOSHKENT AXBOROT TEXNOLOGIYALARI UNIVERSITETI
QARSHI FILIALI
“KOMPYUTER INJRINGI” FAKULTETI
MK-11-21 GURUH MAGISTRANTI
ANDAQULOV SHAHZODNING
“VLSI tizimini loyihalashtirish ” fanidan tayyorlagan
Amaliy mashg`uloti
Tayorladi: Andaqulov Sh
Qabul qildi: Zoxirov Q
Mavzu: Loyiha sintezini boshqarish. SRILLtili va uni qo‘llash. Loyihani parametrik tahlil qilish. Loyihani joriy qilishga tayyorlash (Designer For Manufacturing, DFM).
Reja:
Loyiha sintezini boshqarish
SRILLtili va uni qo‘llash
Loyihani parametrik tahlil qilish.
Loyihani joriy qilishga tayyorlash
VLSI dizayn oqimi Turli darajadagi dizayn jarayoni odatda evolyutsiondir. Bu ma'lum talablar to'plamidan boshlanadi. Dastlabki dizayn talablarga muvofiq ishlab chiqiladi va sinovdan o'tkaziladi. Talablar bajarilmasa, dizaynni yaxshilash kerak. Agar bunday yaxshilanish mumkin bo'lmasa yoki juda qimmatga tushsa, talablarni qayta ko'rib chiqish va uning ta'sirini tahlil qilish haqida o'ylash kerak. Y-diagrammasi (birinchi marta D. Gaiskiy tomonidan taqdim etilgan), rasmda ko'rsatilgan. 1.4 Y harfiga o'xshash uch xil o'qda (domenlarda) loyihalash operatsiyalaridan foydalangan holda ko'pgina mantiqiy sxemalar uchun dizayn jarayonini ko'rsatadi.
1.4-rasm: Uch domenda odatiy VLSI loyihalash jarayoni (Y-diagrammasi sifatida taqdim etilgan).
Y-chart uchta asosiy sohadan iborat, xususan:
• xulq-atvor sohasi,
• strukturaviy hudud,
• geometrik joylashuv maydoni.
Dizayn jarayoni maqsadli chipning harakatini tavsiflovchi algoritm bilan boshlanadi. Birinchidan, tegishli protsessor arxitekturasi aniqlanadi. Qavat rejasi yordamida chipning yuzasida ko'rsatiladi. Xulq-atvor sohasidagi navbatdagi dizayn evolyutsiyasi registrlar va arifmetik mantiq birliklari (ALU) kabi funktsional birliklar yordamida tizimli ravishda amalga oshiriladigan Cheklangan davlat mashinalarini (FSM) belgilaydi. Keyinchalik bu modullar modullarni avtomatik joylashtirish uchun SAPR asboblari yordamida chip yuzasiga geometrik tarzda joylashtiriladi, so'ngra o'zaro bog'lanish maydoni va signal kechikishlarini minimallashtirish uchun marshrutizatsiya qilinadi. Uchinchi evolyutsiya xulq-atvor modulining tavsifi bilan boshlanadi. Keyin alohida modullar oxirgi hujayralar yordamida amalga oshiriladi. Ushbu bosqichda mikrosxema mantiqiy elementlar (oxirgi katakchalar) bo'yicha tavsiflanadi, ular hujayralarni joylashtirish va marshrutlash dasturi yordamida joylashtirilishi va o'zaro bog'lanishi mumkin. Eng so'nggi evolyutsiya yakuniy hujayralarning batafsil mantiqiy tavsifini o'z ichiga oladi, so'ngra tranzistor darajasida so'nggi hujayralarni amalga oshirish va niqob ishlab chiqarishni o'z ichiga oladi. Standart hujayralardan loyihalashda maqsadli hujayralar allaqachon oldindan ishlab chiqilgan va mantiqiy dizaynda foydalanish uchun kutubxonada saqlanadi.
1.5-rasm: VLSI loyihalash jarayonining soddalashtirilgan ko'rinishi.
1.5-rasmda turli dizayn ko'rinishlari yoki abstraksiyalarni hisobga olgan holda VLSI loyihalash jarayonining soddalashtirilgan tasviri berilgan - xulq-atvor, mantiq, sxema va niqob tartibi. E'tibor bering, dizaynni tekshirish ushbu jarayonning har bir bosqichida juda muhim rol o'ynaydi. Dizaynni erta to'g'ri tasdiqlamaslik odatda keyingi bosqichda sezilarli va qimmat qayta loyihalashga olib keladi, bu esa oxir-oqibat bozorga chiqish vaqtini oshiradi.
Dizayn jarayoni soddaligi uchun chiziqli tarzda tasvirlangan bo'lsa-da, aslida oldinga va orqaga ko'plab takrorlashlar mavjud, ayniqsa har qanday ikkita qo'shni qadamlar va ba'zan hatto uzoqdan ajratilgan juftliklar o'rtasida. Pastki oqim dizayni dizayn jarayoni ustidan mukammal nazoratni ta'minlasa-da, haqiqatan ham bir tomonlama quyi oqim dizayni oqimi mavjud emas. Yuqoridan pastga va pastdan yuqoriga yondashuvlarni birlashtirish kerak. Misol uchun, agar chip dizayneri tegishli chip izini sinchkovlik bilan baholamasdan arxitekturani aniqlagan bo'lsa, natijada chipning joylashuvi mavjud texnologiyaning hudud chegarasidan oshib ketishi ehtimoli katta. Bunday holda, arxitekturani chipning ruxsat etilgan maydoniga moslashtirish uchun ba'zi xususiyatlarni olib tashlash va dizayn jarayonini takrorlash kerak bo'lishi mumkin. Bunday o'zgarishlar dastlabki talablarni sezilarli darajada o'zgartirishni talab qilishi mumkin. Shunday qilib, past darajadagi ma'lumotlarni iloji boricha tezroq yuqori darajalarga (pastdan yuqoriga) o'tkazish juda muhimdir.
Keyinchalik, murakkab apparat va dasturiy loyihalarni hal qilish uchun yillar davomida ishlab chiqilgan dizayn metodologiyalari va tizimli yondashuvlarni ko'rib chiqamiz. Loyihaning haqiqiy hajmidan qat'i nazar, tuzilgan dizaynning asosiy tamoyillari muvaffaqiyatga erishish istiqbollarini yaxshilaydi. IC dizaynining murakkabligini kamaytirishning klassik usullaridan ba'zilari ierarxiya, muntazamlik, modullik va mahalliylikdir.
1.3 Dizayn ierarxiyasi
Ierarxiyadan foydalanish yoki bo'linish va zabt etish usuli modulni submodullarga bo'lish va keyin kichikroq qismlarning murakkabligi boshqarilgunga qadar ushbu operatsiyani submodullarda takrorlashni o'z ichiga oladi. Bu yondashuv dasturlash misoliga juda o'xshaydi, bunda katta dasturlar kichikroq va kichikroq bo'limlarga bo'linadi, aniq belgilangan funktsiyalar va interfeyslarga ega oddiy pastki dasturlar yozilgunga qadar. 1.2-bo'limda biz VLSI chip dizayni uchta sohada taqdim etilishi mumkinligini ko'rdik. Shunga ko'ra, ierarxik tuzilmani har bir sohada alohida tavsiflash mumkin. Biroq, dizaynning qulayligi uchun turli sohalardagi ierarxiyalarni bir-biriga osongina solishtirish muhim ahamiyatga ega.
Shakldagi tizimli ierarxiyaga misol sifatida. 1.6-rasmda to'rt bitli CMOS qo'shimchasining tarkibiy qismlariga tarkibiy parchalanishi ko'rsatilgan. Toplayıcı asta-sekin bitta bitli qo'shimchalarga, alohida tashish va qo'shuvchi sxemalarga va nihoyat alohida mantiqiy eshiklarga bo'linishi mumkin. Ierarxiyaning ushbu quyi darajasida aniq belgilangan mantiqiy funktsiyani amalga oshiradigan oddiy sxemani loyihalash ierarxiyaning yuqori darajalariga qaraganda ancha oson.
Jismoniy sohada murakkab tizimning turli funktsional bloklarga bo'linishi ushbu bloklarni chipda haqiqiy amalga oshirish uchun qimmatli ko'rsatmalar beradi. Shubhasiz, foydali qavat rejasini ta'minlash uchun har bir kichik modulning taxminiy shakli va o'lchami (maydoni) taxmin qilinishi kerak. 1.7-rasmda to'rt bitli qo'shimchaning fizik tavsif sohasida (geometrik joylashuv) ierarxik parchalanishi ko'rsatilgan, buning natijasida oddiy qavat rejasi paydo bo'ladi. Ushbu fizik ko'rinish qo'shimcha qurilmaning tashqi geometriyasini, kirish va chiqish pinlarining joylashishini va pin sxemasi qanday qilib ba'zi signallarni (bu holda, uzatish signallarini) tashqi marshrutlashsiz bir bo'limdan ikkinchisiga o'tkazish imkonini beradi. Jismoniy ierarxiyaning quyi darajalarida, ichki niqob
1.6-rasm: ierarxiyani darvoza darajasiga qadar ko'rsatadigan to'rt bitli qo'shimcha sxemasining strukturaviy dekompozitsiyasi.
1.7-rasm: fizik (geometrik) tavsif sohasida to'rt bitli qo'shimchaning ierarxik parchalanishi.
1.8-rasm: 16 bitli qo'shimchaning diagrammasi va uning fizik ierarxiyasining komponentlari (pastki bloklari).
1.9-rasm: Uchburchak generator chipining strukturaviy ierarxiyasi.
1.10-rasm: Uchburchak generator chipining fizik diagrammasi.
har bir qo'shimcha hujayraning joylashuvi har bir tranzistor va simning joylashuvi va ulanishlarini aniqlaydi. Shaklda. 1.8-rasmda 16 bitli dinamik CMOS qo'shgich va uning jismoniy ierarxiyasining quyi darajalarini tavsiflovchi submodullarning to'liq moslashtirilgan tartibi ko'rsatilgan. Bu erda 16 bitli qo'shimcha to'rtta 4 bitli kaskadli qo'shimchalardan iborat va har bir 4 bitli qo'shimchani yana o'zining funktsional bloklariga, masalan, Manchester tarmog'i, tashish/tarqatish sxemalari va chiqish buferlari kabi qismlarga ajratish mumkin. Nihoyat, rasmda. 1.9 va rasm. 1.10-rasmda mos ravishda oddiy uchburchak generator chipining strukturaviy ierarxiyasi va fizik sxemasi ko'rsatilgan. E'tibor bering, strukturaviy ierarxiyadagi har bir modul mos keladigan jismoniy tavsifga ega, ya'ni jismoniy ko'rinishning tarkibiy qismlari ushbu tizimli ko'rinishga to'liq mos keladi.
1.4. Muntazamlik, modullik va mahalliylik tushunchalari
Ierarxik dizayn yondashuvi katta tizimni bir nechta kichik modullarga bo'lish orqali dizayn murakkabligini kamaytiradi. Odatda, jarayonni soddalashtirish uchun boshqa dizayn tushunchalari va dizayn yondashuvlari ham kerak. Muntazamlik katta tizimning ierarxik parchalanishi nafaqat oddiy, balki maksimal darajada o'xshash bloklarni ham berishi kerakligini anglatadi. Muntazamlikning yaxshi namunasi - parallel ko'paytirish massivi kabi bir xil hujayralardan tashkil topgan massiv tuzilmalarini loyihalash. Muntazamlik abstraktsiyaning barcha darajalarida mavjud bo'lishi mumkin: tranzistorlar darajasida bir xil o'lchamdagi tranzistorlar dizaynni soddalashtiradi. Mantiqiy darajada bir xil darvoza tuzilmalari va boshqalardan foydalanish mumkin. 1.11-rasmda 2-1 multipleksor (multiplexer), chekka tetiklanuvchi D-tipli flip-flop va bitta bitli to'liq qo'shimchalar kabi standart sxema darajasidagi dizaynlar ko'rsatilgan. Shuni esda tutingki, ushbu sxemalarning barchasi faqat uch holatli invertorlar va buferlar yordamida ishlab chiqilgan. Agar dizaynerda aniq belgilangan va yaxshi tavsiflangan asosiy qurilish bloklarining kichik kutubxonasi bo'lsa, ushbu printsip yordamida bir qator turli funktsiyalarni qurish mumkin. Muntazamlik odatda abstraktsiyaning barcha darajalarida ishlab chiqilishi va sinovdan o'tkazilishi kerak bo'lgan turli xil modullar sonini kamaytiradi.
1.11-rasm: Uch holatli invertorlar va buferlardan foydalangan holda odatiy MUX 2-1, DFF va qo'shimchali dizayn.
Modulli dizayn kattaroq tizimni tashkil etuvchi turli funktsional bloklar aniq belgilangan funktsiyalar va interfeyslarga ega bo'lishi kerakligini anglatadi. Modullilik har bir blok yoki modulni bir-biridan nisbatan mustaqil ravishda loyihalash imkonini beradi, chunki bu bloklarning funktsiyasi va signal interfeysi haqida hech qanday noaniqlik yo'q. Dizayn jarayonining oxirida barcha bloklar osongina birlashtirilishi va kattaroq tizimni tashkil qilishi mumkin. Modulyarlik kontseptsiyasi dizayn jarayonini parallellashtirishga imkon beradi. Bundan tashqari, u turli dizaynlarda umumiy modullardan foydalanishga imkon beradi - aniq belgilangan funksionallik va signalizatsiya interfeysi plagin va o'yin dizayniga imkon beradi.
Tizimdagi har bir modul uchun yaxshi tavsiflangan interfeyslarni aniqlash orqali biz har bir modulning ichki qismlari tashqi modullar uchun ahamiyatsiz bo'lishini samarali ta'minlaymiz. Ichki tafsilotlar mahalliy darajada qolmoqda. Mahalliylik kontseptsiyasi, shuningdek, ulanishlar birinchi navbatda qo'shni modullar o'rtasida bo'lishini ta'minlaydi va iloji boricha uzoq masofali ulanishlardan qochadi. Bu oxirgi nuqta haddan tashqari o'zaro ulanish kechikishlarining oldini olish uchun juda muhimdir. Vaqtinchalik muhim operatsiyalar masofaviy modullar yoki signallarga kirishni talab qilmasdan mahalliy sifatida bajarilishi kerak. Agar kerak bo'lsa, ba'zi bir mantiqni takrorlash bu muammoni katta tizim arxitekturalarida hal qilishi mumkin.
Foydalanadigan adabiyotlar
Rabai J.M Chandarakasan A. Nikolich B. Sifrove integralniy sxema
Proektirovanie CBIS per s yapon
http:/ www.eks.fel.mirea.ru
http:/xilinx.com
http:/www.plis.ru
|
| |
