2-BOB
•
Kirish
•
CMOS Layout dizayn qoidalari
•
CMOS Inverter Layout Design
•
CMOS NAND va NOR Geytslarining joylashuvi
Murakkab CMOS mantiqiy eshiklari
3.1 Kirish
Ushbu bobda CMOS mantiqiy eshiklari uchun niqobni joylashtirishning asosiy dizayn ko'rsatmalari
taqdim etiladi. Jismoniy tuzilmaning dizayni sxemaning umumiy ishlashi (maydoni, tezligi, quvvat
sarfi) bilan chambarchas bog'liq, chunki jismoniy tuzilma tranzistorlarning o'tkazuvchanligini, parazit
sig'imlarini va qarshiliklarini, aniqki, silikon maydonini aniqlaydi. muayyan funktsiya. Boshqa
tomondan, mantiqiy eshiklarning batafsil niqob sxemasi juda zich va ko'p vaqt talab qiladigan dizayn
harakatlarini talab qiladi, bu faqat maxsus sharoitlarda oqlanishi mumkin bo'lgan hudud va / yoki
sxemaning ishlashi juda qattiq cheklovlar ostida optimallashtirilishi kerak. Shuning uchun,
avtomatlashtirilgan tartib yaratish (masalan, standart hujayralar + kompyuter yordamida joylashtirish va
marshrutlash) odatda ko'pgina raqamli VLSI sxemalarini loyihalash uchun afzallik beriladi. Jismoniy
cheklovlar va cheklovlarni baholash uchun VLSI dizayneri jismoniy niqobni joylashtirish jarayonini
ham yaxshi tushunishi kerak.
Niqob sxemasi chizmalari 2-bobda tavsiflangan tartibni loyihalash qoidalari to'plamiga qat'iy mos
kelishi kerak, shuning uchun biz ushbu bobni to'liq dizayn qoidalari to'plamini ko'rib chiqishdan
boshlaymiz. Turli dizayn qoidalarining niqob tuzilishi va o'lchamlariga ta'sirini ko'rsatish uchun oddiy
CMOS inverterining dizayni bosqichma-bosqich taqdim etiladi. Shuningdek, biz dizaynning dastlabki
bosqichlarida joylashishning umumiy topologiyasini soddalashtirish uchun juda samarali ishlatilishi
mumkin bo'lgan tayoq diagrammalari tushunchasini kiritamiz. Stik diagrammalar yordamida dizayner
topologik cheklovlarni yaxshi tushunishi va to'liq niqob diagrammasini chizmasdan, optimal tartibning
bir nechta imkoniyatlarini tezda sinab ko'rishi mumkin.
CMOS mantiqiy eshiklarining jismoniy (niqobli joylashuvi) dizayni elektron topologiyasi
(kerakli mantiqiy funktsiyani amalga oshirish uchun) va tranzistorlarning dastlabki
o'lchamlari (kerakli ishlash spetsifikatsiyalarini amalga oshirish uchun) bilan boshlanadigan
iterativ jarayondir. Ushbu nuqtada, dizayner faqat chiqish tugunidagi umumiy parazit yukni,
fan-out, qurilmalar soni va o'zaro bog'lanish liniyalarining kutilgan uzunligidan kelib
chiqqan holda taxmin qilishi mumkin. Agar mantiqiy eshikda 4-6 dan ortiq tranzistorlar
mavjud bo'lsa, topologik grafik tasviri va Eyler yo'li usuli dizaynerga tranzistorlarning
optimal tartibini aniqlash imkonini beradi. Endi tranzistorlarning joylashuvi, tranzistorlar
orasidagi mahalliy o'zaro bog'lanishlar va kontaktlarning joylashishini ko'rsatadigan oddiy
tayoq diagrammasi tartibini chizish mumkin.
Topologik jihatdan mumkin bo'lgan sxema topilgandan so'ng, niqob qatlamlari tartibni
loyihalash qoidalariga muvofiq chiziladi (tartib muharriri vositasi yordamida). Ushbu
protsedura barcha dizayn qoidalariga mos kelishi uchun bir nechta kichik iteratsiyalarni
talab qilishi mumkin, ammo asosiy topologiya juda sezilarli darajada o'zgarmasligi
kerak. Yakuniy DRC (Dizayn qoidalarini tekshirish) dan so'ng, tranzistorning haqiqiy
o'lchamlarini va eng muhimi, har bir tugundagi parazitar sig'imlarni aniqlash uchun tayyor
sxema bo'yicha sxemani chiqarish jarayoni amalga oshiriladi. Ekstraksiya bosqichining
natijasi odatda batafsil hisoblanadi
|
