• 10-MA’RUZA. SIGNALLARNI QAYTA ISHLASH TIZIMLARINING HISOBLASH SAMARADORLIGINI OSHIRISH 10.1. Signal protsessorlarning hisoblash tezkorligini oshirish usullari
  • Garvard arxitekturasida
  • Tizim va signallarni qayta ishlash O’quv uslubiy majmua




    Download 2,7 Mb.
    Pdf ko'rish
    bet76/101
    Sana22.12.2023
    Hajmi2,7 Mb.
    #126923
    1   ...   72   73   74   75   76   77   78   79   ...   101
    Bog'liq
    UMK TSQI

     
    Nazorat uchun savollar 
    1. Amaliy dasturlar qanday vazifalarni hal qiladi? 
    2. Ishlov berish protseduralariga qo‘yiladigan asosiy talablarni sanab o‘ting. 
    3. Tizimli dasturlarga misollar keltiring. 
    4. Operatsion tizimlarning xususiyatlari sanang. 
    5. Operatsion tizimlar qanday belgilar bo‘yicha tasniflanadi? 
    6. Real vaqt tizimlariga asosiy talablarni ko‘rsatib o‘ting. 
    7.
    Ijro muhiti nima? 
    8. Kiritish/chiqarish vazifalarini boshqarish deb nimaga aytiladi? 
    9. Ishlab chiqish muhiti nima deb aytiladi? 


    145 
    10-MA’RUZA. SIGNALLARNI QAYTA ISHLASH TIZIMLARINING 
    HISOBLASH SAMARADORLIGINI OSHIRISH 
    10.1. Signal protsessorlarning hisoblash tezkorligini oshirish usullari 
     
    Real vaqt tizimlarida kirishdagi o‘zgaruvchilarning katta oqimiga ishlov 
    berishda ishlov berish tezligi joriy natijalarning qiymatlarini ular qabul qilinishi 
    bilan darhol xosil bo‘lishini ta’minlashi kerak. Bunday tizimlarda ichki 
    manzillashtirilgan xotira uncha katta xajmga ega bo‘lmaydi, ma’lumotlarni 
    hisoblash tezligiga va tezkor xotira va AMQ orasidagi ma’lumotlar almashuvining 
    tezligiga katta ahamiyat beriladi. Bu muammoni hal qilish uchun protsessorlarning 
    garvard arxitekturasi qo‘llanilgan [25]. 
    Protsessor va xotira o‘rtasidagi o‘zaro munosabatlarning an’anaviy 
    arxitekturasida ma’lumotlar va ko‘rsatmalar umumiy xotirada saqlanadi (10.1,a-
    rasm). 
    10.1-rasm. "Protsessor-xotira" o‘zaro aloqa arxitekturalari 
    Garvard arxitekturasida protsessorning ichki tezkor xotirasi alohida 
    buyruqlar xotirasiga va alohida ma’lumotlar xotirasiga bo‘lingan, mos ravishda 
    Xotira (ma'lumotlar 
    va buyruqlar) 
    Protsessor 
    МSh 
    MLsh 
    BSH 
    а. An’anaviy fon-Nеyman arxitеkturasi 
    Xotira (ma'lumotlar 
    va buyruqlar) 
    Xotira (faqat 
    ma'lumotlar) 
    Protsessor 
    b. Garvard arxitеkturasi
    v. Zamonaviy SP arxitеkturasi 
    Protsеssor 
    Xotira (ma'lumotlar 
    va buyruqlar) 
    Xotira (faqat 
    ma'lumotlar) 


    146 
    axborotdan foydalanish vositalari bilan (10.1,b-rasm). Bunday usul buyruqlar va 
    ma’lumotlarni parallel ravishda tanlash imkoniyatini yaratdi. Bunda buyruqlar va 
    ma’lumotlar bir vaqtda bajaruvchi qurilmalarga yuklanadi. Buyruqlarni tanlash 
    taktlari va ma’lumotlarni tanlash taktlari bir vaqtda bajariladi. Garvard 
    arxitekturasining takomillashtirilgan variantida alohida buyruqlar uchun va alohida 
    ma’lumotlar uchun shinalar kiritilgan, yuqoriroq tanlash tezligi ta’minlangan. 
    Garvard 
    arxitekturasining 
    takomillashtirilgan 
    keyingi 
    modifikatsiyalarida 
    operandlar nafaqat ma’lumotlar xotirasida, balki buyruqlar xotirasida ham dasturlar 
    bilan birgalikda saqlanishi mumkin. Masalan, raqamli filtrlarni amalga oshirishda 
    filtr koeffitsiyentlari dasturlar xotirasida saqlanishi mumkin, kirishdagi 
    signallarning qiymatlari esa ma’lumotlar xotirasida saqlanishi mumkin (10.1,v-
    rasm). Koeffitsiyent va ma’lumotlar bitta mashina siklida tanlanishi mumkin. 
    Ko‘pchilik universal protsessorlarining asosiy kamchiligi (masalan, shaxsiy 
    kompyuterlarning protsessorlari) shundan iboratki, har bir vaqt soniyasida 
    funksional bloklarning cheklangan soni ishlaydi, boshqa bloklar esa kutish 
    jarayonida 
    bo‘ladi. Agarda bajariladigan buyruqlarning har bittasini 
    soddalashtirilgan ko‘rinishda ifodalasak, unda bitta buyruqning amalga 
    oshirilishining quyidagi uchta bosqichlarini ko‘rsatishimiz mumkin: 
    − xotiradan buyruqni tanlash; 
    − buyruqni koddan yechish; 
    − buyruqni bajarish (operandlarni o‘qish, bajarish, natijani yozish).
    Umumiy xotira blokiga ega bo‘lgan universal protsessorlarda barcha 
    buyruqlar ketma-ket ravishda bajariladi (10.2-rasm). 
    Garvard arxitekturasidan foydalanilganda buyruqlar va operandlar har xil 
    shinalardan bir vaqtni o‘zida baravariga o‘qilishi mumkin. Bu vaziyatda bitta 
    buyruqda “koddan yechish” bosqichi keyingi buyruqning “tanlash” bosqichi bilan 
    vaqt bo‘yicha mos kelishi mumkin (10.3-rasm). Bu holat xotira bog‘lamalarini, 
    AMQ, boshqarish bog‘lamalarini va almashuv kanallarini baravariga ishlash 
    imkoniyatini yaratadi. Shu kabi bir necha amallarning bajarilish jarayonida mos 
    kelishi konveyyor ravishda ishlov berish deb ataladi. 


    147 
    10.2-rasm. Umumiy xotira va bitta almashinuv shinali arxitekturada
    buyruqni amalga oshirish. 
    10.3-rasm. Ajratilgan shina va xotirada buyruqni birga olib borish 
    Konveyyor ravishda ishlov berishda buyruqni bajarish jarayoni bir necha 
    bosqichlarga bo‘linadi. Bosqichlarning ketma-ket bog‘lanishi va ularning vaqt 
    bo‘yicha mos kelishi konveyyor ravishda ishlov berish deb ataladi (10.4-rasm). 
    Tanlash 
    Тanlash 
    Dekodlas

    Dekodlas

    Bajarish 
    Bajarish
    1-buyruq 
    Тanlash 
    Dekodlas

    Bajaris
    h
    2-buyruq 
    3-buyruq 
    Тanlash Dekod-
    lash 
    Bajaris

    Tanlash Dekod-
    lash 
    Bajarish 
    Tanlash Dekod-
    lash 
    Bajarish 
    1-sikl 
    2-sikl 
    3-sikl 
    …. 
    …. 
    N-sikl
    Tanlash 
    Dekodlash 
    Bajarish 
    i + 1 
    i + 2 
    i + 2 
    i + 2 
    i + 1 
    i + 1 



    i - 1 
    i - 1 
    i - 2 
    i + 3 
    i + 3 
    i + 3 
    i + 4 
    i + 4 
    i + 5 


    148 
    10.4-rasm. Uch pog‘onali konveyerli ishlov berish 
    10.4-rasmda ko‘rsatilganidek, har bitta buyruq uchta bosqichga bo‘lingan, har 
    bir bosqich bitta mashina siklini ifodalaydi. Ko‘pshinali arxitektura va bo‘lingan 
    xotira hisobidan bir bosqich davomida baravariga uchta buyruq aktiv bo‘lishi 
    mumkin. Bu buyruqlar bajarilishning har xil bosqichlarida mavjud bo‘lishlari 
    mumkin. “1 sikl” vaqt oniyasida I buyrug‘ining tanlash jarayoni, (avvalgi) i-1 
    buyrug‘ining koddan yechish jarayoni va undan avvalgiroq i-2 buyrug‘ining 
    bajarilishi amalga oshiriladi. Keyingi siklda i+1 buyruq tanlanadi, buyruq koddan 
    yechiladi va i-1 buyruq bajariladi.
    Bunday arxitekturaning o‘tkazish qobiliyati konveyerdan vaqt birligida 
    o‘tkazilgan buyruq soni bilan aniqlanadi. Nazariy nuqtai nazardan bitta buyruqning 
    o‘rtacha bajarilish vaqti bitta buyruq bajarilishiga sarflangan vaqt konveyer 
    bosqichlarining soniga bo‘lish amali yordamida hisoblanadi. Konveyer ravishda 
    ishlov berish protsessorga uzluksiz buyruqlar oqimining uzatilishiga imkon beradi, 
    alohida funksional bloklarning kutib qolish vaqti kamayadi, amallarning bajarilish 
    tezligi oshadi. 
    Amaliyotda konveyer bosqichlarining soni uchtadan ko‘proq bo‘ladi. 
    Murakkab buyruqlarni soddaroq bo‘yruqlarga taqsimlangan holda konveyer 
    bosqichlarining soni 5-10 gacha bo‘lishi mumkin. Bunday usul konveyyor ravishda 
    ishlov berishning asosiy muammosini yechishga yordam beradi – ya’ni murakkablik 
    darajasi har xil bo‘lgan buyruqlarning bajarilish vaqtidagi farqi. 

    Download 2,7 Mb.
    1   ...   72   73   74   75   76   77   78   79   ...   101




    Download 2,7 Mb.
    Pdf ko'rish

    Bosh sahifa
    Aloqalar

        Bosh sahifa



    Tizim va signallarni qayta ishlash O’quv uslubiy majmua

    Download 2,7 Mb.
    Pdf ko'rish