Ühesiiniline arhitektuur
Protsessori sisemine arhitektuur võib olla üles ehitatud ühesiinilise arhitektuurina. Sellisel juhul kõigi üldotstarbeliste registrite sisend- kui ka väljundliinid ja kõik ALU sisendid on ühendatud üheleainsale siinile. Muud ALU sisendid on ühendatud vahemälu registriga (joonisel tähistatud Y)
Operatsioonid, mis vajavad kaht operandi, teostatakse kaheastmeliselt: esimene operand on laetud siini kaudu registrisse Y. Seejärel järgneva sammu ajal viiakse teine operand siinile sel viisil, et mõlemad operandid oleksid saadaval kui ALU sisendid.
ALU väljundid on tavaliselt ühendatud väljundregistrisse (joonisel tähistatud Z), kust me saame lugeda tulemuse ning on võimalik kirjutada see registrisse.
Ühesiiniline arhitektuur
Mitmesiinilised arhitektuurid
Kuigi oma ehituselt lihtsamad, on ühesiinilistel arhitektuuridel üks oluline piirang: iga kellatsükli jooksul teostavad nad täpselt ühe ülekande või ALU operatsiooni. Seega üksainus siin osutub pudelikaelaks tööjõudluse seisukohast.
Selle probleemi ületamiseks on kaasaegsed protsessorid reeglina varustatud rohkemate sisemiste siinidega ja samaaegselt saab käivitada rohkem kui ühe operandi mitmest erinevast registrist.
Allpool toodud joonisel on esitatud tüüpilise mitme siiniga protsessori arhitektuur. Üks siin on otse ühendatud ALU väljundiga ning kaks ülejäänud siini on ühendatud kahe ALU sisendiga. Registrite väljundid on ühendatud ALU sisendsiinidega. Seega saame korraga lugeda nii ALU mõlemat operandi kui ka lugeda tulemusi, et neid salvestada registrisse.
Mitmesiiniline mälu
| 