|
Mikroprotsessor arxitekturasi
|
| bet | 33/46 | | Sana | 22.05.2024 | | Hajmi | 13,72 Mb. | | #249645 |
Bog'liq davlat pedagogika institutiMikroprotsessor arxitekturasi – foydalanuvchi nuqtai nazaridan qaraladigan mantiqiy tuzilish bо‘lib, MP tizimini tuzish uchun zarur bо‘ladigan funksiyalarning apparatlar va dasturlar vosita amalga oshirilishiga kо‘ra mikroprotsessorda joriy etiladigan imkoniyatlarni belgilab beradi. Mikroprotsessor arxitekturasi tushunchasi quyidagilarni aks ettiradi:
mikroprotsessor tuzilishini, ya’ni mikroprotsessorni tashkil etadigan tarkibiy qismlar komponentlarining majmui va ular orasidagi aloqalarni (foydalanuvchi uchun mikroprotsessorning registrli modeli bilan cheklanish kifoyadir); ma’lumotlarning taqdim etilish usullari va ularning formatlarini; tuzilishning dasturiy jihatdan foydalanuvchi uchun tushunarli bо‘lgan barcha elementlariga murojaat qilish usullarini (registrlarga, doimiy va tezkor xotiralar uyalariga, tashqi qurilmalarga ma’lum manzil bо‘yicha murojaat qilish); mikroprotsessor tomonidan bajariladigan operatsiyalar tо‘plamini; mikroprotsessor tomonidan shakllantiriladigan va uning ichiga tashqaridan kirib keladigan boshqaruvchi sо‘zlar va signallar tavsifini; tashqi signallarga bildiriladigan munosabatlarni (uzilishlarga ishlov berish tizimi va shu kabilar).
Mikroprotsessor tizimining xotira bо‘shlig‘ini shakllantirish usuliga kо‘ra MP arxitekturalari ikkita asosiy turga bо‘linadi.
Dasturlar va ma’lumotlarni saqlash uchun bitta xotira bо‘shlig‘i qо‘llanilgan tuzilish fon Neyman arxitekturasi deb ataladi (dasturlarni ma’lumotlar formatiga muvofiq keladigan formatda kodlash taklifini kiritgan matematik nomi berilgan).
Bunda, dasturlar ham, ma’lumotlar ham yagona bо‘shliqda saqlanib, xotira uyasidagi axborot turiga ishora qiluvchi biror-bir alomat bо‘lmaydi.
Bunday arxitekturaning afzalliklari jumlasiga mikroprotsessorning ichki tuzilishi nisbatan soddaligi va boshqaruvchi signallar sonining kamligi kiradi.
Dasturlar xotirasi CSEG (ingl. Code Segment) va ma’lumotlar xotirasi DSEG (ingl. Data Segment) о‘zaro ajratilgan hamda har biri о‘zining manzilli bо‘shlig‘i va kirish usullariga ega bо‘lgan tarzda yaratilgan tuzilish garvard arxitekturasi deb ataladi (shunday arxitekturani yaratish taklifini kiritgan Garvard Universiteti laboratoriyasining nomi berilgan). Ushbu arxitektura nisbatan murakkab bо‘lib, qо‘shimcha boshqaruv signallarini talab qiladi. Biroq, u axborot bilan ancha uddaburon harakatlar bajarish, ixcham kodlashtiriladigan mashina komandalari tо‘plamini joriy etish va qator hollarda mikroprotsessor ishini jadallashtirish imkonini beradi. Intel firmasining MCS-51 oilasiga mansub mikrokontrollerlar mulohaza yuritilayotgan arxitekturalarning bir vakili sanaladi.
Bugungi kunda aralash arxitekturali mikroprotsessorlar ishlab chiqarilib, ularda
CSEG va DSEG yagona manzilli bо‘shliqqa joylangan, ammo ular turli murojaat mexanizmlariga ega. Bunga aniq misol tariqasida Intel firmasining80x86 oilasiga mansub mikroprotsessorlarni keltirish mumkin.
Jismonan mikroprotsessor xotira qurilmasi hamda kiritishchiqarish tizimi bilan tizim shinalarining yagona tо‘plami – tizim ichidagi magistral orqali hamkorlik qiladi. Ushbu magistral aksariyat hollarda quyidagilardan tashkil topadi:
DB (ingl. Data Bus) rusumli ma’lumotlar shinalaridan (ushbu shinalar orqali MzP, xotira va kiritish-chiqarish tizimi о‘rtasida ma’lumotlar almashinuvi amalga oshadi);
AB (ingl. Address Bus) rusumli manzillar shinalaridan (murojaat qilinayotgan xotira va kiritish-chiqarish portlari uyalarining manzillarini uzatish uchun qо‘llaniladi);
CB (ingl. Control Bus) rusumli boshqaruv shinalaridan (axborot almashinuvi sikllarini amalga oshirib, tizim ishini boshqaradigan signallar ayni shu shinalar orqali uzatiladi).
Shinalarning ayni shunday tо‘plami XTTK kanalini tashkil toptirish uchun ham qо‘llaniladi. Bunday turdagi magistral demultipleks magistrali yoki ayiruvchi manzil va ma’lumotlar shinalariga ega uch shinali magistral deb ataladi.
Ayrim mikroprotsessorlarda magistralning jismoniy enini toraytirish maqsadida manzil-ma’lumotlarning qо‘shma shinasi AD (ingl. Address/Data Bus) joriy etilib, ushbu shina orqali manzillar ham, ma’lumotlar ham uzatiladi. Manzilga oid axborot uzatish bosqichi ma’lumotlar uzatish bosqichidan vaqt bо‘yicha ajratilgan bо‘lib, SV tarkibiga kiritilgan maxsus ALE (ingl. Address Latch Enable) signali vositasida stroblanadi. Ushbu magistral, odatda, multipleks magistral yoki manzillar va ma’lumotlarning qо‘shma shinasi bilan birgalikdagi ikki shinali magistral deb ataladi.
Ma’lumotlarning magistral orqali tabiiy almashinishi kanalga sо‘zlar yoki baytlar vositasida bir-biridan keyin amalga oshiriladigan murojaatlar kо‘rinishida kechadi. Magistralga murojaatlarning bitta sikli davomida MP, xotira qurilmasi va kiritishchiqarish tizimi о‘rtasida bitta sо‘z yoki bayt uzatiladi. Almashinishning bir nechta sikllari mavjud. Ular jumlasiga xotirani о‘qish va xotiraga yozish sikllarikiradi.
|
| |
